杭州康芯推出的現(xiàn)代計算機(jī)組成原理/設(shè)計實驗開發(fā)系統(tǒng)參考了國外著名大學(xué)計算機(jī)組成與設(shè)計實驗系統(tǒng)的功能與結(jié)構(gòu)，代表了全新的符合國外知名高校同類學(xué)科的計算機(jī)組成原理實驗理念，為實驗者提供了先進(jìn)的學(xué)習(xí)平臺，克服了傳統(tǒng)實驗中單純基于原理驗證模式的，與實際工程技術(shù)脫鉤，學(xué)用脫節(jié)，甚至誤導(dǎo)的缺陷；讓學(xué)生有機(jī)會接觸到最新的計算機(jī)組成與設(shè)計方面的知識，使理論學(xué)習(xí)與工程設(shè)計相結(jié)合，知識傳授與自主創(chuàng)新能力培養(yǎng)相結(jié)合，同時也與國際上大多數(shù)高校的計算機(jī)組成原理課實驗內(nèi)容與方法接軌。

★ GW48-CP系列的優(yōu)勢與特色：

◇ 在計算機(jī)設(shè)計方面能強(qiáng)化專業(yè)特色。目前國內(nèi)不少計算機(jī)專業(yè)本科生就業(yè)率堪憂，癥結(jié)何在？事實上本科計算機(jī)專業(yè)的課程，高職高專中也類同；而本科電子、通信、自動化等專業(yè)也有同類課程；顯然在職場上，前者待遇要求不高，后者專業(yè)特色明顯，而計算機(jī)專業(yè)學(xué)生將處于不利地位。競爭世界，特色乃生存根本！目前計算機(jī)專業(yè)課程設(shè)置和實驗內(nèi)容殛需改革！

◇ 規(guī)范而完整的配套教材。配套教材：《現(xiàn)代計算機(jī)組成原理》“十一五”國家級規(guī)劃教材”,國家級精品教材（說明國家級精品教材評審專家對于該教材中的教學(xué)理念、教學(xué)內(nèi)容、實驗內(nèi)容和實驗?zāi)Ｊ降恼J(rèn)可與推薦），含教材配套教學(xué)課件和實驗課件，示例豐富，多數(shù)基于SOC片上系統(tǒng)設(shè)計理念。

該教材也在一定程度上解決了國內(nèi)本科計算機(jī)專業(yè)教學(xué)中普遍存在并亟待解決的弊端：只學(xué)軟件設(shè)計不學(xué)硬件設(shè)計、只學(xué)軟件計算機(jī)語言不學(xué)硬件計算機(jī)語言、只學(xué)使用計算機(jī)而不學(xué)設(shè)計計算機(jī)。

◇ 滿足現(xiàn)代計算機(jī)工程的必要條件。無論是傳統(tǒng)8位驗證性模型計算機(jī)設(shè)計，還是自主CPU設(shè)計，乃至32位嵌入系統(tǒng)設(shè)計，都能由單一FPGA實現(xiàn)，這與現(xiàn)代SOC片上系統(tǒng)設(shè)計技術(shù)相吻合。

◇ 實驗內(nèi)容面向工程實際。這使學(xué)生不僅僅了解計算機(jī)的工作原理，更能自主設(shè)計，培養(yǎng)人才市場急需的自主創(chuàng)新型人才。

◇ 能完成計算機(jī)體系結(jié)構(gòu)相關(guān)實驗。除能完成基于EDA的計算機(jī)組成實驗外，還能完成計算機(jī)體系結(jié)構(gòu)課程相關(guān)的實驗。

◇ 提供實現(xiàn)滿足工程實際的IP核。如MAMTOR公司的8086/8088 8255 IP核,8051/8052核，ALTERA的32位NiosII核等，以現(xiàn)代全新的技術(shù)和方式完成實驗與設(shè)計。

◇ 能完成現(xiàn)代計算機(jī)組成原理課的前期課程及實驗。即包括實現(xiàn)硬件描述語言HDL教學(xué)實驗的全部內(nèi)容。

◇ 將畢業(yè)設(shè)計內(nèi)容與工程需求同就業(yè)需求相結(jié)合。使學(xué)生能與現(xiàn)代電子工程技術(shù)0接觸，為畢業(yè)設(shè)計學(xué)生提供面向工程實際，自主設(shè)計和創(chuàng)新開拓的題目，使求職者擁有更雄厚的就業(yè)資本，使學(xué)生一跨出校門就擁有社會急需的競爭力

★ 傳統(tǒng)/現(xiàn)代計算機(jī)組成原理實驗系統(tǒng)性能特點比較

結(jié)構(gòu)與功能特點	傳統(tǒng)計算機(jī)組成原理實驗系統(tǒng)	現(xiàn)代計算機(jī)組成原理實驗系統(tǒng)
◆實驗特點	本身僅為驗證性模型，與真實的計算機(jī)設(shè)計無關(guān)，更無法完成創(chuàng)新型實驗	真實反映現(xiàn)代計算機(jī)設(shè)計工程實現(xiàn)原理、測試方法和設(shè)計技術(shù)，容易完成自主實用型設(shè)計實驗
◆結(jié)構(gòu)特點	由規(guī)模不等的離散集成電路塊（也包括部分孤立的CPLD/FPGA）等器件構(gòu)成CPU模型。	整個CPU，甚至嵌入式系統(tǒng)核，RAM、ROM，各類通信接口，DMA，中斷控制器、算法加速器等都可在單片F(xiàn)PGA中實現(xiàn)。
◆CPU指令與微指令存儲與形成方式	通過外部ROM或EEPROM構(gòu)成，指令的數(shù)量和微指令的寬度受到限制，難以擴(kuò)展，CPU模型結(jié)構(gòu)被限制。且非真實CPU結(jié)構(gòu)形式。	既可以采用傳統(tǒng)的ROM或EEPROM存儲，又可以采用FPGA中的EAB嵌入式方式，構(gòu)成單片系統(tǒng)，更符合現(xiàn)代CPU設(shè)計理念和工程實現(xiàn)途徑。
◆CPU指令和微指令的實現(xiàn)方式	手工設(shè)計、畫微指令流程圖；手工（燒寫或鍵入）輸入方式實現(xiàn)。設(shè)計效率低、可靠性低，調(diào)試?yán)щy。涉及的技術(shù)無實用意義。	利用計算機(jī)輸入，形成專用文件格式，由EDA工具自動配置進(jìn)FPGA中設(shè)定的RAM、ROM中，便捷、高效、實用，規(guī)范。實驗中涉及的技術(shù)有實用意義。
◆可用硬件資源	硬件資源非常有限，且結(jié)構(gòu)固定，不便于系統(tǒng)擴(kuò)展、設(shè)計思路受限制，學(xué)生有創(chuàng)意的設(shè)想無從得到驗證	采用數(shù)十萬甚至數(shù)百萬門規(guī)模的大型FPGA，可利用資源極豐富，靈活，設(shè)計者可根據(jù)需要反復(fù)調(diào)整和改變電路結(jié)構(gòu)，容易激發(fā)學(xué)生的自主創(chuàng)新型思維。且其方法能直接用于工程。
◆觀察CPU內(nèi)軟硬件工作情況及排錯	通過有限的發(fā)光二極管和數(shù)碼管設(shè)置觀察點，難以觀察指令執(zhí)行的細(xì)節(jié)情況，如競爭、毛刺等，排錯困難。	除外部液晶屏顯示外，還能在PC上對整個軟硬件系統(tǒng)進(jìn)行時序仿真，及通過JTAG口使用嵌入式邏輯分析儀對CPU內(nèi)部任意點，完成實時測試和觀察。
◆實驗方式	手工硬件連線，費時費力，效率低、可靠性差，排錯難。也不符合實際工程。	布線布局由計算機(jī)完成，并自動檢測排錯，現(xiàn)場配置，可靠性高，無壽命限制
◆設(shè)計可移植性	由于需當(dāng)場連線，故功能模型無可移植性和保存性，且必須完全依賴于實驗系統(tǒng)，無法給出有特色的設(shè)計。	由于能在計算機(jī)上實現(xiàn)SOC單片系統(tǒng)，故可保存，可移植，可在自己的PC上設(shè)計和軟硬件仿真。最后到實驗室在實驗系統(tǒng)上作硬件測試即可
◆嵌入式模塊利用	無法利用嵌入式模塊完成設(shè)計，然而這是現(xiàn)代計算機(jī)設(shè)計所必須的。	如NiosII核、8051核、8086/8088核及UART、VGA、DMA、SDRAM控制核等等
◆可擴(kuò)展和升級性	由于既定結(jié)構(gòu)的限制，無法隨技術(shù)的發(fā)展而擴(kuò)展升級	由于由單片F(xiàn)PGA實現(xiàn)，CPU結(jié)構(gòu)，總線寬，接口模式等擴(kuò)展和升級方便
◆多用途性	只能對計算機(jī)組成原理作傳統(tǒng)方式的驗證性實驗，功能單一、模式落后，國外計算機(jī)專業(yè)早已拋棄	除可實現(xiàn)現(xiàn)代計算機(jī)組成原理實驗外，還能進(jìn)行EDA實驗、SOPC實驗、硬件描述語言實驗、電子設(shè)計競賽培訓(xùn)、實用CPU或單片機(jī)設(shè)計等等。
◆體系結(jié)構(gòu)實驗	完全不能實現(xiàn)計算機(jī)體系結(jié)構(gòu)方面的實驗	十分容易完成，因為單片大規(guī)模FPGA是計算機(jī)體系結(jié)構(gòu)實驗的不二選擇
◆嵌入式系統(tǒng)設(shè)計	由于無法接納大規(guī)模IP核，故軟硬件設(shè)計都無可能	完全能容易地實現(xiàn)且具有廣泛的實用價值和現(xiàn)代計算機(jī)研究價值

系統(tǒng)配置：
◇ GWA3C40A適配板資源：FPGA為400萬門的EP3C40Q240，4個PLL嵌入式鎖相環(huán)，可倍頻至1300MHz；能實現(xiàn)更大規(guī)模的基于計算機(jī)系統(tǒng)設(shè)計、大規(guī)模CPU設(shè)計、計算機(jī)IP核設(shè)計應(yīng)用等實驗； 16M配置Flash；、EPM3032A CPLD；
◇ 接口資源1：JTAG調(diào)試口、USB接口、PS/2鍵盤接口、PS/2鼠標(biāo)接口；VGA控制模塊與接口（含多則清華大學(xué)計算機(jī)專業(yè)學(xué)生在此系統(tǒng)上的自主設(shè)計實驗演示項目）；
◇ 接口資源2：以太網(wǎng)口、RS232串口2個、SD卡接口、20MHz時鐘源（可倍頻到300MHz）、語音采樣口；
◇ 接口資源3：24位Audio CODEC立體聲輸出口、MIC模擬輸入口、高速時鐘口、IO擴(kuò)展口、超高速DAC及ADC板接口；蜂鳴器；
◇ Multi-task Reconfiguration智能電路結(jié)構(gòu)；該電路結(jié)構(gòu)能僅通過一個鍵，完成純電子切換（有的產(chǎn)品只能通過許多機(jī)械開關(guān)手動切換）的方式選擇十余種不同的實驗系統(tǒng)硬件電路連接結(jié)構(gòu)，大大提高了實驗系統(tǒng)的連線靈活性，但又不影響系統(tǒng)的工作速度（手工插線方式雖然靈活，但會影響系統(tǒng)速度和電磁兼容性能，不適合高速FPGA/SOPC等計算機(jī)系統(tǒng)設(shè)計實驗）。

注，本公司設(shè)備采用的Multi-task Reconfiguration技術(shù)已被廣泛應(yīng)用，如虛擬儀器、通用編程器等。使系統(tǒng)的靈活性和高速特性兩方面都得到了充分的滿足，越來越得到廣大用戶的認(rèn)可和歡迎。
◇ 顯示資源：240X128點陣型液晶屏、用于IP核實驗的2行X16字字符型液晶屏、8發(fā)光管、掃描式智能譯碼數(shù)碼顯示電路模塊，直通非譯碼、BCD譯碼、16進(jìn)制譯碼顯示模塊、完成圖象或文字顯示的VGA接口；
◇ 電源資源：標(biāo)準(zhǔn)+/-12V、5V、3.3V、2.5V，1.5V混合電壓功率輸出電路模塊、過載保護(hù)開關(guān)電源；
◇ 時鐘資源：含4組20MHz至1Hz標(biāo)準(zhǔn)頻率寬頻標(biāo)準(zhǔn)信號源；
◇ 下載模塊：USB-Blaster2 JTAG編程下載器、單片機(jī)編程口ByteBlasterII;
◇ 控制資源：10鍵可輸入最高達(dá)32位二進(jìn)制數(shù)、16個可重配置實驗電平開關(guān)；3個其他用途鍵；4*4矩陣鍵盤；
◇ A/D D/A資源：ADC0809、DAC0832、含D/A與LM311構(gòu)成的FPGA可控A/D設(shè)計項目模塊；
◇ 擴(kuò)展模塊資源：CPLD/FPGA萬能接口模塊、外擴(kuò)展IO口模塊、isp單片機(jī)模塊、
◇ 電機(jī)模塊：直流電機(jī)、步進(jìn)電機(jī)（能進(jìn)行步進(jìn)細(xì)分控制實驗）、含閉環(huán)轉(zhuǎn)速控制系統(tǒng)，光電脈沖計數(shù)；
◇ 高抗干擾主板：良好電磁兼容性的SX8200-J高速高密主板；
◇ 資料：詳盡的光盤資料，包括配套教學(xué)課件與實驗指導(dǎo)的課件，實驗示例等。（配套教材《現(xiàn)代計算機(jī)組成原理》）。
注1、特別要注意一般實驗系統(tǒng)中驗證性實驗及設(shè)計性實驗的比例，且設(shè)計性實驗的實現(xiàn)與現(xiàn)代電子技術(shù)的相關(guān)度。有的計算機(jī)組成實驗系統(tǒng)雖也含有FPGA，但其給出的實驗并不能將整個CPU、計算機(jī)模塊，或嵌入式系統(tǒng)等裝進(jìn)單一FPGA中，無法形成SOC，故仍屬傳統(tǒng)驗證性組成原理實驗設(shè)備。
注2、現(xiàn)代計算機(jī)組成原理實驗室建立，康芯負(fù)責(zé)全部培訓(xùn)：包括EDA基礎(chǔ)、VHDL、QuartusII應(yīng)用，SOPC、計算機(jī)模塊/CPU設(shè)計，IP核應(yīng)用等。

★ 完成五大類實驗項目

一、計算機(jī)組成原理與計算機(jī)體系結(jié)構(gòu)類：

◇ 算術(shù)運算器、ROM、單雙口RAM、FIFO、FPGA外部RAM/Flash存儲器實驗；

◇ 微控制器時序電路、乘法累加器設(shè)計、程序計數(shù)器與地址寄存器；

◇ 微控制器設(shè)計、總線控制器、鎖相環(huán)應(yīng)用、嵌入式邏輯分析儀應(yīng)用等；

◇ 8位微程序控制的模型計算機(jī)的設(shè)計與實現(xiàn)。包括CPU設(shè)計，硬件指令設(shè)計，軟硬件聯(lián)合開發(fā)等；

◇ 基于FPGA的片上系統(tǒng)（SOC）的MCS-51單片機(jī)IP核實驗與設(shè)計

◇ 基于狀態(tài)機(jī)的完整16位CPU設(shè)計。包括CPU設(shè)計，硬件指令設(shè)計，軟硬件聯(lián)合開發(fā)，SOC實現(xiàn)等；

◇ 基于流水線構(gòu)架的16位RISC CPU設(shè)計及計算機(jī)體系結(jié)構(gòu)相關(guān)實驗；

◇ 基于FPGA的片上系統(tǒng)32位OPEN RISC軟核嵌入式系統(tǒng)軟硬件設(shè)計；

◇ 計算機(jī)系統(tǒng)創(chuàng)新設(shè)計與實驗。

二、硬件描述語言HDL與EDA/SOPC技術(shù)類實驗和設(shè)計。如移位相加硬件乘法器設(shè)計、用流水線技術(shù)設(shè)計高速數(shù)字相關(guān)器、線性反饋移位寄存器設(shè)計、VGA圖像顯示控制器設(shè)計、直接數(shù)字式頻率合成器設(shè)計等實驗。

三、基于單片F(xiàn)PGA的8086/8088 CPU核，8253/8254 IP核（定時器）；8250 IP核（UART串行通信）；8237 IP核（DMA控制器）；8259 IP核（可編程中斷控制器），鎖相環(huán)核等經(jīng)典IBM計算機(jī)系統(tǒng)設(shè)計。由于8086/8088核的全兼容性，傳統(tǒng)微機(jī)原理及微機(jī)接口實驗中的C和8086匯編程序都能直接由該核運行，完成基于EDA技術(shù)的微機(jī)原理及微機(jī)接口方面的部分實驗。

四、全國大學(xué)生電子設(shè)計競賽培訓(xùn)及開發(fā)。能承擔(dān)大學(xué)生電子設(shè)計競賽中許多設(shè)計題目的培訓(xùn)任務(wù)，進(jìn)一步強(qiáng)化計算機(jī)學(xué)生基于現(xiàn)代電子技術(shù)的硬件系統(tǒng)設(shè)計能力。

★ 實驗調(diào)試途徑：

◇ 時序仿真和功能仿真：基于Quartus II，可完成軟硬件聯(lián)合調(diào)試的Timing /Functional Simulation，延時精度小于1ns。這是傳統(tǒng)實驗?zāi)Ｊ剿鶡o法比擬的。該仿真工具將使學(xué)生更加深入地理解計算機(jī)的工作時序。

◇ 嵌入式邏輯分析儀測試：基于Quartus II，可使用嵌入式邏輯分析儀SignalTapII對CPU內(nèi)部的任何信號節(jié)點和總線數(shù)據(jù)進(jìn)行實時測試和觀察(圖13-46)，號通過實驗系統(tǒng)配置的USB-Blaster送到PC機(jī)屏幕觀察。也可軟硬件同步觀察。

◇ 在系統(tǒng)RAM/ROM測試：基于QuartusII，使用In-System Memory Content Editor對FPGA中CPU的ROM/RAM下載程序代碼，并實時觀察CPU運行過程中數(shù)據(jù)RAM中的內(nèi)容變化，并實時編輯。這是調(diào)試CPU工作軟件的一種有效方法。

◇ 利用實驗系統(tǒng)上的（黑白或彩色）液晶屏、數(shù)碼管、發(fā)光管和各類信號源等進(jìn)行調(diào)試和觀察。

相關(guān)產(chǎn)品