|
KX-CDS10S
![]()
收藏
產(chǎn)品編號 001
產(chǎn)品概述: KX-CDS系列EDA/SOPC/組成原理系統(tǒng)是由三個既獨立又相關(guān)的部分組成的,它們是:含有FPGA和不同接口電路的核心插板;適用于自主創(chuàng)新實驗與開發(fā)的模塊化自由插件電路系統(tǒng);以及適合于初學(xué)者快速高效入門學(xué)習(xí)的多功能重配置型實驗控制系統(tǒng)。這三部分可以綜合應(yīng)用,方便而高效的完成不同類型不同層次和不同學(xué)科分支領(lǐng)域(如FPGA實用電子設(shè)計、計算機(jī)組成原理實驗、DSP設(shè)計與實驗、計算機(jī)接口、SOC片上系統(tǒng)、自動化控制等等)的EDA實驗與開發(fā)。這三部分由集中體現(xiàn)了KX-CDS系統(tǒng)顯著特征,即: 第一部分、模塊化自主創(chuàng)新實驗設(shè)計。 第二部分、多功能重配置型高效實驗控制。 第三部分、適用于接插含不同規(guī)模FPGA的核心板的靈活結(jié)構(gòu)。 可完成以下學(xué)科實驗具體課程包括(根據(jù)不同的核心板) (1)面向現(xiàn)代數(shù)字系統(tǒng)的數(shù)字電路基礎(chǔ)課; (2)EDA技術(shù)(包括硬件語言); (3)SOPC/SOC技術(shù); (4)現(xiàn)代計算機(jī)組成原理; (5)基于片上系統(tǒng)的單片機(jī)技術(shù); (6)現(xiàn)代DSP技術(shù)(基于FPGA中的各類IP核構(gòu)建的DSP系統(tǒng)); 第一部分:模塊化自主創(chuàng)新實驗設(shè)計結(jié)構(gòu) 通常,諸如EDA、單片機(jī)、DSP、SOPC等傳統(tǒng)實驗平臺多數(shù)是整體結(jié)構(gòu)型的,雖也可完成多種類型實驗,但由于整體結(jié)構(gòu)不可變動,實驗項目和類型是預(yù)先設(shè)定和固定的,很難有自主發(fā)揮和技術(shù)領(lǐng)域拓展的余地,學(xué)生的創(chuàng)新思想與創(chuàng)新設(shè)計如果與實驗系統(tǒng)的結(jié)構(gòu)不吻合,便無法在此平臺上獲得驗證;同樣教師若有新的創(chuàng)新型實驗項目,也無法即刻融入固定結(jié)構(gòu)的實驗系統(tǒng)供學(xué)生實驗和發(fā)揮。因此,此類平臺不具備可持續(xù)拓展的潛力,也沒有自我更新和隨需要升級的能力。 因此,考慮到本教材給出的設(shè)計類示例和實驗數(shù)量大、種類廣,且涉及的技術(shù)門類較多,如包括一般數(shù)字系統(tǒng)設(shè)計、EDA技術(shù)、SOPC、計算機(jī)接口、計算機(jī)組成與設(shè)計、各類IP的應(yīng)用、基于MCU核與8088/8086 IBM系統(tǒng)核的SOC片上系統(tǒng)設(shè)計、數(shù)字通信模塊的設(shè)計、機(jī)電控制等,故選擇KX_CDS系列模塊自由組合型創(chuàng)新設(shè)計綜合實驗開發(fā)系統(tǒng)作為本教材實驗設(shè)計硬件實現(xiàn)平臺(位于主系統(tǒng)的右側(cè),上面可根據(jù)需要換插其它模塊),能較好地適應(yīng)實驗類型多和技術(shù)領(lǐng)域跨度寬的實際要求。 這種模塊化實驗開發(fā)系統(tǒng)的主要優(yōu)勢可歸納為: ▲由于系統(tǒng)的各實驗功能模塊可自由組合、增減,故不僅可實現(xiàn)的實驗項目多,類型廣,更重要的是很容易實現(xiàn)形式多樣的創(chuàng)新設(shè)計; ▲由于各類實驗?zāi)K功能集中,結(jié)構(gòu)經(jīng)典,接口靈活,對于任何一項具體實驗設(shè)計都能給學(xué)生獨立系統(tǒng)設(shè)計的體驗,甚至可以脫離系統(tǒng)平臺; ▲面對不同的專業(yè)特點,不同的實踐要求和不同的教學(xué)對象,教師,甚至學(xué)生自己可以動手為此平臺開發(fā)增加新的實驗和創(chuàng)新設(shè)計模塊; ▲由于系統(tǒng)上的各接口,以及插件模塊的接口都是統(tǒng)一標(biāo)準(zhǔn)的,可提供所有接口電路,因此此系統(tǒng)可以通過增加相應(yīng)的模塊而隨時升級。 第二部分 多功能重配置型高效實驗控制系統(tǒng)(此功能經(jīng)過近20年的用戶實踐證明,非常適合集成芯片實驗教學(xué)系統(tǒng)使用)以上的模塊化自主創(chuàng)新實驗設(shè)計結(jié)構(gòu)主要是面向EDA技術(shù)學(xué)習(xí)已有較好實踐基礎(chǔ)的學(xué)生,更有利于深入學(xué)習(xí)和創(chuàng)新實踐。而對于初學(xué)者,如果僅僅需要驗證或?qū)W習(xí)一些并不復(fù)雜的設(shè)計項目,則希望實驗控制盡可能簡單,盡可能少的動用系統(tǒng)資源,甚至盡可能少的動用各種陌生的開關(guān)插件,一句話,盡快高效簡潔的見到實驗結(jié)果。此外,傳統(tǒng)的手工插線方式雖然靈活,由于插線長、多、亂,會嚴(yán)重影響系統(tǒng)速度、系統(tǒng)可靠性和電磁兼容性能,不適合以高速見長的FPGA/SOPC等電子系統(tǒng)的實驗與設(shè)計。 為此,KX-CDS系列主系統(tǒng)板上配置了Multi-task Reconfiguration(多功能重配置結(jié)構(gòu))控制電路(位于主系統(tǒng)的左下方)。該電路結(jié)構(gòu)能僅通過一個鍵的控制,實現(xiàn)純電子方式切換,選擇十余種面向不同實驗需要的針對FPGA目標(biāo)芯片的硬件電路連接結(jié)構(gòu),并且毫不影響系統(tǒng)工作速度,大大提高了實驗系統(tǒng)的連線靈活性,免除了傳統(tǒng)情況下由于大量實驗連接線導(dǎo)致的低效率,電路低可靠性,以及實驗?zāi)繕?biāo)系統(tǒng)的低速性。利用這個系統(tǒng),初學(xué)者能很快上手,無需接插任何模塊和插線,就能在此實驗系統(tǒng)上簡潔而快速地完成大量不同類型的實驗,迅速熟悉FPGA的硬件開發(fā)技術(shù),為利用以上介紹的模塊化自主創(chuàng)新實驗結(jié)構(gòu),完成更高層次的創(chuàng)新實驗奠定基礎(chǔ)。 其實所采用的Multi-task Reconfiguration技術(shù)已被廣泛應(yīng)用,如虛擬儀器、通用編程器等。使系統(tǒng)的靈活性和高速特性兩方面都得到了充分的滿足。 第三部分 不同功能類型的FPGA核心板對于不同的實驗實踐者或?qū)W習(xí)者,以及不同的實驗需要與開發(fā)目的,將對核心板會有不同的要求,這包括不同系列、不同封裝,不同邏輯規(guī)模的FPGA,以及不同的接口功能模塊(例如不同的ADC、DAC、網(wǎng)絡(luò)接口、顯示方式、各類通信模塊、RAM/ROM、時鐘源,不同頻率的有源晶體振蕩器,等等)。 為了方便這些需求,KX_CDS系統(tǒng)安排了這樣一個通用電路結(jié)構(gòu)(位于主系統(tǒng)的左上方),在這個電路結(jié)構(gòu)區(qū)域,實驗者可以預(yù)先插上需要的核心板。這些核心板根據(jù)需要可以有多種選擇,這些板所包括康芯的各類核心板FPGA有:Cyclone4型的EP4C6/10E144,Cyclone3型的EP3C40E244,Cyclone4/10型的4\10CE55F23CB。等。還包括有晶公司的DE0型板(FPGA是Cyclone 3型的EP3C16F484)、DE0-CV型板(FPGA是Cyclone 5型的5CEBA4F23C7N)、DE1-SOC型板(FPGA是Cyclone 5型的FPGA 5CSEMA5F31C6N)。
配套教材主要有: 1.科學(xué)出版社的《EDA技術(shù)實用教程-Verilog版》第6版; 2.科學(xué)出版社的《EDA技術(shù)實用教程-VHDL版》第6版; 3.清華大學(xué)出版社的《EDA技術(shù)與VHDL》第5版; 4.《EDA技術(shù)與Verilog HDL》第3版,其中詳細(xì)介紹了硬件描述語言,QuartusII、DSP-Builder應(yīng)用開發(fā)等; 5.清華大學(xué)出版社的《單片機(jī)原理與應(yīng)用技術(shù)》。介紹了FPGA與單片機(jī)接口技術(shù)及8051片上系統(tǒng)SOC應(yīng)用; 6.科學(xué)出版社的《數(shù)字電子技術(shù)基礎(chǔ)》;谌碌臄(shù)字電子技術(shù)教學(xué)理念; 7.科學(xué)出版社的《現(xiàn)代計算機(jī)組成原理——結(jié)構(gòu),原理,設(shè)計與SOC實現(xiàn)》; 8.清華大學(xué)出版社的《微機(jī)原理與接口技術(shù)——基本原理,實用技術(shù)和基于FPGA的SOC技術(shù)》; 9.清華大學(xué)出版社的《SOPC技術(shù)實用教程》,等。 參數(shù)配置:(具體參數(shù)可咨詢客服) 主系統(tǒng)+FPGA核心板+擴(kuò)展板 型號:KX-CDS10S 第一部分:核心板 1、Intel的Cyclone10型FPGA 10CL055YF484 2、16M FPGA專用配置存儲器EPCS16。 4、64 MB SDRAM.支持8位和16位總線。 5、64 MB FLASH 串行存儲器。 6、TF卡接口 7、5個單脈沖式開關(guān) 8、2組十芯可擴(kuò)展IO口 9、揚聲器。 10、2組20MHz有源晶體振蕩器。用于驅(qū)動FPGA中的4個鎖相環(huán)。 11、VGA接口及其適配電路。 12、PS/2 鼠標(biāo)/鍵盤接口。 13、點陣和字符液晶接口。 14、兩組共80芯擴(kuò)展接口。 15、語音輸入、輸出處理接口 第二部分:主系統(tǒng) 1、KX_USB-Blaster2型雙功能編程器:(1)USB-Blaster編程下載功能(支持AS、PS、JTAG模式):1、對FPGA/CPLD進(jìn)行配置或編程;2、對配置器件EPCSx編程;3、訪問和編輯FPGA內(nèi)部RAM;4、調(diào)試Nios2,完成SOPC設(shè)計;5、支持SignalTapII 嵌入式邏輯分析儀。 (2)USB到UART串行通信轉(zhuǎn)換:1、通過USB與FPGA串行通信,實現(xiàn)PC與FPGA的串行通信,且無需RS232電平轉(zhuǎn)換;2、通過USB與單片機(jī)的串行通信,實現(xiàn)PC與通用單片機(jī)的UART串行通信;3、通過USB對STC等系列單片機(jī)進(jìn)行直接編程開發(fā),無需電平轉(zhuǎn)換。 2、多功能重配置型高效率實驗控制電路。主系統(tǒng)板上含有Multi-task Reconfiguration(多功能重配置結(jié)構(gòu))控制電路。該電路結(jié)構(gòu)能僅通過一個鍵的控制,實現(xiàn)純電子方式切換,選擇十余種面向不同實驗需要的針對FPGA目標(biāo)芯片的硬件電路連接結(jié)構(gòu)。 3、FPGA中運行多種經(jīng)典實用處理器IP核。系統(tǒng)允許在核心板的大規(guī)模FPGA中運行多種經(jīng)典實用軟硬處理器IP核,包括:(1)基于微指令的8位模型處理器、(2)基于狀態(tài)機(jī)指令控制結(jié)構(gòu)的16位實用處理器、(3)基于精簡指令流水線結(jié)構(gòu)的16位處理器(4)8051軟核處理器(基于商業(yè)級全兼容MCS-51單片機(jī)IP核。利用此核,實驗者可以實現(xiàn)傳統(tǒng)單片機(jī)實驗系統(tǒng)無法達(dá)到的SOC(片上系統(tǒng))設(shè)計。即將單片CPU、RAM、ROM以及其它各類接口電路模塊設(shè)計在同一片F(xiàn)PGA中、(5)32位軟核NiosII Gen2嵌入式系統(tǒng)處理器。 4、5功能智能邏輯筆:可顯示高電平、低電平、中電平、高阻態(tài)、脈沖信號。注意有“高阻態(tài)”測試功能。 5、獨立的標(biāo)準(zhǔn)時鐘頻率20個。20M~0.5HZ,從低到高20組時鐘可供選擇(對于初學(xué)者多頻可選很重要)。 6、電源有自動保護(hù)的+5V,+12V、-12V、、+3.3V、2.5V+、1.2V。 7、8個LED放光二級管,8個撥碼開關(guān),揚聲器。 8、DDS信號輸出口及幅度、偏移調(diào)諧。 9、6個標(biāo)準(zhǔn)可擴(kuò)展IO十芯座,1個十四芯座;4組可擴(kuò)展模塊座,1個可擴(kuò)展DDS模塊座、一個可擴(kuò)展7寸彩屏液晶座; 10、CPLD3032 11、含掃描的智能譯碼電路模塊,12個按鍵、其中按鍵可切換成脈沖式、高低電平式、輸出4位二進(jìn)制式電路模式,8數(shù)碼可切換成直通非譯 碼動態(tài)掃描式、智能BCD譯碼、16進(jìn)制譯碼;16個發(fā)光二極管; 第三部分:擴(kuò)展模塊(基本配置,用戶根據(jù)實際需要,可自行選擇,也可自己設(shè)計定做) 1、4*4鍵盤 2、液晶 3、電機(jī) .....
以下模塊供用戶自行選擇(系列擴(kuò)展模塊)
|